

Prova in itinere
Elettronica, Fondamenti di Elettronica, Reti Logiche I
Fila A

Prof. Roberto Passerone, Ing. Leonardo Gasparini

12 aprile 2017

Si risponda alle domande di teoria della Sezione 1, e si realizzi il progetto specificato nella Sezione 2. Gli studenti degli anni passati (corso da 9 crediti) devono svolgere anche il quesito in Sezione 3. I punti assegnati ad ogni domanda indicati sono approssimativi e vanno rapportati al totale. Totale per 6 crediti: 30 punti. Totale per 9 crediti: 35 punti.

1 Domande di teoria

- (4 pts) Cosa si intende per implicante, implicante primo ed implicante essenziale? Se ne fornisca la definizione e si accompagni la risposta identificando tutti gli implicanti primi ed essenziali della funzione $f(a, b, c, d)$ mostrata in Figura 1 in forma di mappa di Karnaugh.
- (4 pts) Si derivi la forma minima della funzione $f(a, b, c, d)$ della Figura 1, eliminando la ridondanza. Si discuta quindi il ruolo dei don't care nella semplificazione, evidenziando come possano essere utilizzati nell'ottimizzazione a partire dalla mappa di Karnaugh. Si sintetizzi la funzione $h(a, b, c, d)$ mostrata in Figura 1, e si confronti con il risultato del caso senza don't care.
- (4 pts) Si consideri il circuito mostrato in Figura 2. Si derivi e si disegni il diagramma a stati corrispondente mostrando inoltre la tabella della verità della funzione di calcolo dello stato futuro.
- (4 pts) Si discuta la realizzazione di un registro a scorrimento sincrono a 4 bit con shift enable ed uscita parallela, usando flip flop edge triggered di tipo D e multiplexer. Si spieghi il funzionamento e il ruolo dei vari componenti, e se ne disegni il circuito. Supponendo che il registro contenga i valori 0110, e che l'ingresso seriale valga 1, si indichi il contenuto del registro dopo il fronte attivo del clock, nei due casi in cui *sia* abilitato e *non sia* abilitato allo scorrimento.

ab \ cd	00	01	11	10
00	0	1	0	0
01	1	1	1	1
11	0	0	1	0
10	0	1	1	0

$f(a, b, c, d)$

ab \ cd	00	01	11	10
00	0	1	-	0
01	1	1	1	1
11	-	0	1	0
10	0	1	1	0

$h(a, b, c, d)$

Figure 1: Mappe di Karnaugh delle funzioni $f(a, b, c, d)$ ed $h(a, b, c, d)$




Figure 2: Circuito del quale occorre derivare il diagramma a stati

2 Controllore rete a priorità alternata

Si vuole realizzare il controllore di una rete token ring seriale condivisa. La rete è caratterizzata da una unica linea sulla quale, a turno, possono scrivere dei dati i dispositivi ad essa collegati. Nel nostro caso, vi saranno collegati un sensore di temperatura *A* ed un sensore di umidità *B*. Il controllore funge da master, e regola l'accesso alla rete fornendo un segnale di selezione a ciascuno dei sensori. Si faccia riferimento allo schema mostrato in Figure 3.

Per assegnare l'accesso alla linea, il master segue uno schema a priorità variabile, alternando ad ogni ciclo di clock la priorità tra i due sensori. Per esempio, se durante il ciclo di clock n il controllore assegna la priorità al sensore di temperatura *A*, allora nel ciclo di clock successivo ($n + 1$) la assegna al sensore di umidità *B*, e di nuovo ad *A* nel ciclo $n + 2$, e così via.

I sensori richiedono l'accesso alla linea attivando rispettivamente i segnali **Req A** e **Req B**. Durante ogni ciclo di clock il master verifica se il sensore con la priorità vuole accedere alla linea osservando il segnale di richiesta. Se attivo, concede l'accesso alla linea attivando il corrispondente segnale di selezione **Sel A** o **Sel B**. Tale segnale deve rimanere attivo fin quando il sensore non comincia l'effettiva trasmissione, indicata da un *bit di start* a 1 sulla linea, e deve quindi essere disattivato.

Il bit di start è seguito da un numero di 1 pari al valore che il sensore vuole trasmettere. Il pacchetto termina quando sulla linea compaiono due 0 consecutivi. Per esempio, il pacchetto 1-1111-00 indica il valore 5 (ci sono 5 uni dopo il bit di start, e vi sono due bit di stop). Un eventuale 0 seguito da un 1 deve invece essere considerato errore di trasmissione, per esempio 1-110100. In tal caso, il master deve riattivare il segnale di selezione per segnalare l'errore al sensore, il sensore disattiva immediatamente (nello stesso ciclo di clock) l'uscita sulla linea ed attende alcuni cicli prima di ritentare, mentre il master si rimette in attesa del bit di start. Una volta terminata la trasmissione con successo, indicata dai due bit di stop a 0, il controllore riprende lo schema delle priorità, assegnandola inizialmente all'altro sensore, e quindi alternando. Si noti che durante la trasmissione da parte di un sensore, eventuali richieste di accesso da parte dell'altro sensore vanno ignorate fino alla fine della trasmissione.

Il controllore esegue inoltre la ricezione del dato, che viene tradotto in un numero binario. A tal scopo, vengono utilizzati due contatori dotati di un ingresso sincrono di inizializzazione a 0 (**INIT A** ed **INIT B**), e di un ingresso di abilitazione al conteggio (o di incremento, **INC A** e **INC B**), che il controllore deve gestire nel corso della trasmissione. I due contatori si comportano come macchine di Moore. Si ignorino eventuali problemi di overflow. Inoltre, per semplificare, è consentito contare anche il bit di start.

Si richiede di:

- (10 pts) Progettare la macchina a stati finiti mostrando e commentando a parole il diagramma degli stati.
- (4 pts) Completare il diagramma temporale mostrato in Figura 4. Ricordarsi di indicare lo stato. Si supponga che durante il primo ciclo di clock la priorità sia assegnata al sensore *A*. Si indichi, per comodità, il valore dei contatori nella riga relativa al corrispondente segnale di incremento.




Figure 3: Schema del circuito

3 VHDL, solo per studenti anni passati

- (5 pts) Si sviluppi il codice VHDL (entità ed architettura) del contatore utilizzato nell'esercizio precedente, e si scriva l'entità del Controllore. Si scriva quindi il codice relativo all'istanziamento del controllore e dei contatori usando le entità sviluppate precedentemente.

Nome e matricola:




Figure 4: Diagramma temporale